在一個已有的PCB板子上分析和發現信號完整性問題是一件非常困難的事情,即使找到了問題,在一個已經成型的板子上實施有效的解決方法也會花費大量時間和費用。一個最有效的方法就是在物理設計完成之前查找、發現并在電路設計過程中消除或減小信號完整性問題,這就需要在仿真工具的輔助下,對電路的參數進行仿真分析,以提前發現問題,縮短研發周期,降低研發成本,同時也可以增強設計者的自信度。

漢普目前具有完善的SI仿真設計流程和SI問題解決方案,布線前的仿真可以根據信號完整性的設計要求以及時序要求,幫助設計者選擇元器件、調整原器件布局、規劃系統時鐘網絡、以及確定關鍵網絡的端接策略和拓撲結構;布線后的仿真可以評估走線的反射、振鈴、過沖、串擾,時序等參數是否符合設計要求,幫助發現潛在的SI問題,提高設計的可靠性。